Till sidans topp

Sidansvarig: Webbredaktion
Sidan uppdaterades: 2012-09-11 15:12

Tipsa en vän
Utskriftsversion

Embedded Vernier TDC with… - Göteborgs universitet Till startsida
Webbkarta
Till innehåll Läs mer om hur kakor används på gu.se
Just nu är det svårt att nå universitetet via telefon på grund av driftstörningar hos Tele2 - Felsökning pågår
Tisdag 25 juni 11:30

Embedded Vernier TDC with sub-nano second resolution using fractional-N PLL

Artikel i vetenskaplig tidskrift
Författare Lars Bengtsson
Publicerad i Measurement
Volym 108
Sidor 48-54
ISSN 0263-2241
Publiceringsår 2017
Publicerad vid Institutionen för fysik (GU)
Sidor 48-54
Språk en
Länkar dx.doi.org/10.1016/j.measurement.20...
www.sciencedirect.com/science/artic...
Ämnesord Time-to-digital converter; Phase-locked loop; Vernier; FPGA; Fractional-N PLL
Ämneskategorier Signalbehandling, Inbäddad systemteknik, Elektronik, Acceleratorfysik och instrumentering

Sammanfattning

A novel implementation technique for Vernier-based time-to-digital converters is reported. It is based on fractional-N phase-locked loops which allows the design of Vernier clocks with very close frequencies. The Vernier registers comparing counter values have been implemented in hardware in order to guarantee minimum detection latency of the moment of coincidence. Two Vernier clocks with close frequencies increment two 24-bit counters in a Cyclone V FPGA. A Vernier TDC with a demonstrated time resolution of 476 ps is reported. It is also established that the time resolution limit that can be achieved with the suggested design is 10 ps.

Sidansvarig: Webbredaktion|Sidan uppdaterades: 2012-09-11
Dela:

På Göteborgs universitet använder vi kakor (cookies) för att webbplatsen ska fungera på ett bra sätt för dig. Genom att surfa vidare godkänner du att vi använder kakor.  Vad är kakor?